注意：此页面搜索的是所有试题
河南财经政法大学-计算机组成原理
[应用题,10分]
已知[x]原＝10110101，求真值x及其x的补码和反码。
[应用题,10分] 以单总线的CPU 数据通路结构为背景，拟出加法指令ADD R3,R1,R2 的指令流程。本指令功能是将R1 和R2 中的数相加，结果送入R3。
[应用题,10分] 单总线的CPU 数据通路结构为背景，试拟出CPU 读取和执行存储指令STORE R1，（A）的流程。指令中R1 表示源寻址为寄存器寻址，（A）表示目的录址为存储器间接寻址。
[应用题,10分] 以单总线的CPU 数据通路结构为背景，试拟出加法指令 ADD R1，B（R2）的读取和执行流程。其中R1 表示目的寻址为寄存器寻址；B（R2）表示源寻址为变址寻址，B 是偏移量，R2 是变址寄存器。
[应用题,10分] 请用补码一位乘中的 Booth 算法计算 x·y=？x=0101，y=-0101，列出计算过程。
[应用题,10分] 已知x=0011, y=-0101，试用原码一位乘法求xy=？请给出规范的运算步骤，求出乘积。
[应用题,10分] 用原码加减交替一位除法进行7÷2 运算。要求写出每一步运算过程及运算结果。
[应用题,10分] 以单总线的CPU 数据通路结构为背景，试拟出CPU读取并执行取数指令LOAD R0，（A）的流程。指令中R0 表示目的寻址为寄存器寻址，（A）表示源寻址为存储器间接寻址。
[应用题,10分] 以单总线的CPU 数据通路结构为背景，试拟出转移指令 JMP #A 的读取和执行流程。
[设计题,20分] 用2K×4/片的存储芯片构成一个8KB的存储器，地址线A15~A0（低），双向数据线D7~D0，CE片选信号，WE控制信号。设计相应的存储器，写出需要选用的芯片个数，写出片内地址线的选择，片选地址线的选择，写出选用的译码器及片选信号选择的译码器的输入端。（其中片选信号选择的译码器的输入端的表示如下例芯片0的片选信号为译码器的Y0输出端，写为CE0=Y0）
[设计题,20分] 用16K×8位的存储器芯片构成64K×8位的存储器。设计相应的存储器，写出需要选用的芯片个数，写出片内地址线的选择，片选地址线的选择，写出选用的译码器及片选信号选择的译码器的输入端。（其中片选信号选择的译码器的输入端的表示如下例芯片0的片选信号为译码器的Y0输出端，写为CE0=Y0）
[设计题,20分] 用 1K × 4 片的存储芯片构成一个 4K × 8 的存储器，地址线 A15——A0（低），双向数据线 D7——D0 WE 控制读写， CE 为片选输入端。设计相应的存储器，写出需要选用的芯片个数，芯片的分组，写出片内地址线的选择，片选地址线的选择，写出选用的译码器及片选信号选择的译码器的输入端。（其中片选信号选择的译码器的输入端的表示如下例芯片0的片选信号为译码器的Y0输出端，写为CE0=Y0）
[设计题,20分] 某8位微型机地址码为18位，若使用4K×4位的RAM芯片组成模块板结构的存储器，试问：（1）该机所允许的最大主存空间是多少？（2）若每个模块板为32K×8位，共需几个模块板？（3）每个模块板内共有几片RAM芯片？（4）共有多少片RAM？（5）CPU如何选择各模块板？
[设计题,20分] 一个容量为16K×32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？ 1K×4位，8K×8位，16K×8位，16K×16位
[应用题,10分] 以单总线的CPU 数据通路结构为背景，拟出加法指令ADD R3,R1,R2 的指令流程。本指令功能是将R1 和R2 中的数相加，结果送入R3。
[应用题,10分] 单总线的CPU 数据通路结构为背景，试拟出CPU 读取和执行存储指令STORE R1，（A）的流程。指令中R1 表示源寻址为寄存器寻址，（A）表示目的录址为存储器间接寻址。
[应用题,10分] 以单总线的CPU 数据通路结构为背景，试拟出加法指令 ADD R1，B（R2）的读取和执行流程。其中R1 表示目的寻址为寄存器寻址；B（R2）表示源寻址为变址寻址，B 是偏移量，R2 是变址寄存器。
[应用题,10分] 请用补码一位乘中的 Booth 算法计算 x·y=？x=0101，y=-0101，列出计算过程。
[应用题,10分] 已知x=0011, y=-0101，试用原码一位乘法求xy=？请给出规范的运算步骤，求出乘积。
[应用题,10分] 用原码加减交替一位除法进行7÷2 运算。要求写出每一步运算过程及运算结果。
[应用题,10分] 以单总线的CPU 数据通路结构为背景，试拟出CPU读取并执行取数指令LOAD R0，（A）的流程。指令中R0 表示目的寻址为寄存器寻址，（A）表示源寻址为存储器间接寻址。
[应用题,10分] 以单总线的CPU 数据通路结构为背景，试拟出转移指令 JMP #A 的读取和执行流程。
[设计题,20分] 用2K×4/片的存储芯片构成一个8KB的存储器，地址线A15~A0（低），双向数据线D7~D0，CE片选信号，WE控制信号。设计相应的存储器，写出需要选用的芯片个数，写出片内地址线的选择，片选地址线的选择，写出选用的译码器及片选信号选择的译码器的输入端。（其中片选信号选择的译码器的输入端的表示如下例芯片0的片选信号为译码器的Y0输出端，写为CE0=Y0）
[设计题,20分] 用16K×8位的存储器芯片构成64K×8位的存储器。设计相应的存储器，写出需要选用的芯片个数，写出片内地址线的选择，片选地址线的选择，写出选用的译码器及片选信号选择的译码器的输入端。（其中片选信号选择的译码器的输入端的表示如下例芯片0的片选信号为译码器的Y0输出端，写为CE0=Y0）
[设计题,20分] 用 1K × 4 片的存储芯片构成一个 4K × 8 的存储器，地址线 A15——A0（低），双向数据线 D7——D0 WE 控制读写， CE 为片选输入端。设计相应的存储器，写出需要选用的芯片个数，芯片的分组，写出片内地址线的选择，片选地址线的选择，写出选用的译码器及片选信号选择的译码器的输入端。（其中片选信号选择的译码器的输入端的表示如下例芯片0的片选信号为译码器的Y0输出端，写为CE0=Y0）
[设计题,20分] 某8位微型机地址码为18位，若使用4K×4位的RAM芯片组成模块板结构的存储器，试问：（1）该机所允许的最大主存空间是多少？（2）若每个模块板为32K×8位，共需几个模块板？（3）每个模块板内共有几片RAM芯片？（4）共有多少片RAM？（5）CPU如何选择各模块板？
[设计题,20分] 一个容量为16K×32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？ 1K×4位，8K×8位，16K×8位，16K×16位