注意：此页面搜索的是所有试题
题目内容
（河南理工大学FPGA 原理与应用）
[论述题,10分] 下面程序 4 位计数器的 Verilog HDL 描述，试补充完整。 空（ 1）count4(out ,reset,clk) output[3 ：0] out; 空（ 2）reset,clk; reg[3：0] out; 空（ 3）@(posedge clk) 空（ 4） if(reset) out<=0; else out<=out+1; end 空（ 5）
参考答案