注意：此页面搜索的是所有试题
题目内容
（河南理工大学FPGA 原理与应用）
在一个VHDL设计中idata是一个信号，数据类型为integer，数据范围0to127，下面哪个赋值语句是正确的_____。（信号赋值符号<=）
A.idata:=32;
B.idata<=16#A0#;(十进制数为:10*16=160，idata范围为0~127)
C.idata<=16#7#E1;（十进制数为:7*16^1=112）
D.idata:=B#1010#;
A.idata:=32;
B.idata<=16#A0#;(十进制数为:10*16=160，idata范围为0~127)
C.idata<=16#7#E1;（十进制数为:7*16^1=112）
D.idata:=B#1010#;
参考答案