注意：此页面搜索的是所有试题
DSP原理及应用
QuartusⅡ的设计文件不能直接保存在
选项
A:系统默认路径
B:硬盘根目录
C:项目文件夹
D:用户自定义工程目录
下列那个流程是正确的基于EDA软件的FPGA/CPLD设计流程 选项 A:原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试 B:原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试 C:原理图/HDL文本输入→功能仿真→综合→编程下载→适配→硬件测试 D:原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试
在QuartusⅡ集成环境下为图形文件产生一个元件符号的主要用途是 选项 A:仿真 B:编译 C:综合 D:被高层次电路设计调用
IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为 选项 A:软IP B:固IP C:硬IP D:全对
以下关于信号和变量的描述中错误的是 选项 A:信号是描述硬件系统的基本数据对象，它的性质类似于连接线 B:信号的定义范围是结构体、进程 C:除了没有方向说明以外，信号与实体的端口概念是一致的 D:在进程中不能将变量列入敏感信号列表中
VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述 选项 A:器件外部特性 B:器件的综合约束 C:器件外部特性与内部功能 D:器件的内部功能
大规模可编程器件主要有FPGA、CPLD两类，其中CPLD通过（）实现其逻辑功能。 选项 A:可编程乘积项逻辑 B:查找表（LUT） C:输入缓冲 D:输出缓冲
仿真是对电路设计的一种（）检测方法。 选项 A:直接的 B:间接的 C:同步的 D:异步的
在VHDL的端口声明语句中，用（）声明端口为输出方向. 选项 A:IN B:OUT C:INOUT D:BUFFER
下列那个流程是正确的基于EDA软件的FPGA/CPLD设计流程 选项 A:原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试 B:原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试 C:原理图/HDL文本输入→功能仿真→综合→编程下载→适配→硬件测试 D:原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试
在QuartusⅡ集成环境下为图形文件产生一个元件符号的主要用途是 选项 A:仿真 B:编译 C:综合 D:被高层次电路设计调用
IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为 选项 A:软IP B:固IP C:硬IP D:全对
以下关于信号和变量的描述中错误的是 选项 A:信号是描述硬件系统的基本数据对象，它的性质类似于连接线 B:信号的定义范围是结构体、进程 C:除了没有方向说明以外，信号与实体的端口概念是一致的 D:在进程中不能将变量列入敏感信号列表中
VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述 选项 A:器件外部特性 B:器件的综合约束 C:器件外部特性与内部功能 D:器件的内部功能
大规模可编程器件主要有FPGA、CPLD两类，其中CPLD通过（）实现其逻辑功能。 选项 A:可编程乘积项逻辑 B:查找表（LUT） C:输入缓冲 D:输出缓冲
仿真是对电路设计的一种（）检测方法。 选项 A:直接的 B:间接的 C:同步的 D:异步的
在VHDL的端口声明语句中，用（）声明端口为输出方向. 选项 A:IN B:OUT C:INOUT D:BUFFER