注意：此页面搜索的是所有试题
郑州工业应用技术学院数字逻辑电路
以下代码中为无权码的为（ ）
A.8421BCD码
B.2421BCD码
C.5211BCD码
D.格雷码
逻辑函数Y＝（A’＋D）(A C＋B C’) ’＋A B D’ 的Y’ 是（ ）
A.(AD’+(A’+C’)(B’+C))(A’+B’+D)
B.:(AD’+((A’+C’)(B’+C))’)(A’+B’+D)
C.AD’+(A’+C’)(B’+C)(A’+B’+D)
D.:AD’+((A’+C’)(B’+C))’(A’+B’+D)
下列说法不正确的是（ ）
A.时序电路与组合电路具有不同的特点，因此其分析方法和设计方法也不同
B.时序电路任意时刻的状态和输出均可表示为输入变量和电路原来状态的逻辑函数
C.用包含输出与输入逻辑关系的函数式不可以完整地描述时序电路的逻辑功能
D.用包含输出与输入逻辑关系的函数式可以完整地描述时序电路的逻辑功能
+17的8位二进制原码是（ ）
A.11110001
B.11101111
C.1101111
D.:00010001
图中为TTL门电路，其输出为（ ）状态
A.高电平
B.低电平
C.高阻态
D.:不确定
用四选一数据选择器实现函数Y= A1A0+ A1′A0，应使
A.D0=D2=0，D1=D3=1
B.:D0=D2=1，D1=D3=0
C.:D0=D1=0，D2=D3=1
D.D0=D1=1，D2=D3=0
下列等式正确的是（ ）
A.A+AB+B=A+B
B.AB+AB′=A+B
C.A(AB)′=A+B′
D.A(A+B+C)′=B′
VIL表示什么含义
A.输出低电平
B.输入高电平
C.输出高电平
D.输入低电平
触发器异步输入端为低电平有效时，如果异步输入端RD’=1，SD’=0，则触发器直接置成（ ）状态。
A.0
B.:1
C.0、1都可
D.不确定
下图电路中，74LS161构成了（ ）
A.十二进制计数器
B.七进制计数
C.十六进制计数器
D.十三进制计数器
逻辑电路如图所示，当A=“0”，B=“1”时，脉冲来到后 ,触发器 ( )
A.翻转
B.保 持 原 状 态
C.置“0”
D.置“1”
下列说法正确的是
A.加法器不可以设计成减法器
B.用加法器可以设计任何组合逻辑电路
C.:用加法器不可以设计组合逻辑电路
D.用加法器可以设计组合逻辑电路，但逻辑函数必须能化成两个数相加的形式
下图电路中，A3A2A1A0=0110,B3B2B1B0=0011，CI的初始值为0，经过4个CLK信号作用后，A3A2A1A0的数据为（ ）
A.0001
B.110
C.11
D.:1001
下图电路中，两片74LS160构成了（ ）
A.八十三进制计数器
B.八十二进制计数器
C.八十六进制计数器
D.十四进制计数器
下列说法正确的是（ ）
A.卡诺图中的每一个小方块都代表着一个最小项
B.卡诺图中最小项的排列方式是按最小项从小到大数字编号顺序排列
C.卡诺图中最小项的排列方式是按最小项从大到小数字编号顺序排列
D.卡诺图中最小项的排列方式是随机排列
A.8421BCD码
B.2421BCD码
C.5211BCD码
D.格雷码
逻辑函数Y＝（A’＋D）(A C＋B C’) ’＋A B D’ 的Y’ 是（ ）
A.(AD’+(A’+C’)(B’+C))(A’+B’+D)
B.:(AD’+((A’+C’)(B’+C))’)(A’+B’+D)
C.AD’+(A’+C’)(B’+C)(A’+B’+D)
D.:AD’+((A’+C’)(B’+C))’(A’+B’+D)
下列说法不正确的是（ ）
A.时序电路与组合电路具有不同的特点，因此其分析方法和设计方法也不同
B.时序电路任意时刻的状态和输出均可表示为输入变量和电路原来状态的逻辑函数
C.用包含输出与输入逻辑关系的函数式不可以完整地描述时序电路的逻辑功能
D.用包含输出与输入逻辑关系的函数式可以完整地描述时序电路的逻辑功能
+17的8位二进制原码是（ ）
A.11110001
B.11101111
C.1101111
D.:00010001
图中为TTL门电路，其输出为（ ）状态
A.高电平
B.低电平
C.高阻态
D.:不确定
用四选一数据选择器实现函数Y= A1A0+ A1′A0，应使
A.D0=D2=0，D1=D3=1
B.:D0=D2=1，D1=D3=0
C.:D0=D1=0，D2=D3=1
D.D0=D1=1，D2=D3=0
下列等式正确的是（ ）
A.A+AB+B=A+B
B.AB+AB′=A+B
C.A(AB)′=A+B′
D.A(A+B+C)′=B′
VIL表示什么含义
A.输出低电平
B.输入高电平
C.输出高电平
D.输入低电平
触发器异步输入端为低电平有效时，如果异步输入端RD’=1，SD’=0，则触发器直接置成（ ）状态。
A.0
B.:1
C.0、1都可
D.不确定
下图电路中，74LS161构成了（ ）
A.十二进制计数器
B.七进制计数
C.十六进制计数器
D.十三进制计数器
逻辑电路如图所示，当A=“0”，B=“1”时，脉冲来到后 ,触发器 ( )
A.翻转
B.保 持 原 状 态
C.置“0”
D.置“1”
下列说法正确的是
A.加法器不可以设计成减法器
B.用加法器可以设计任何组合逻辑电路
C.:用加法器不可以设计组合逻辑电路
D.用加法器可以设计组合逻辑电路，但逻辑函数必须能化成两个数相加的形式
下图电路中，A3A2A1A0=0110,B3B2B1B0=0011，CI的初始值为0，经过4个CLK信号作用后，A3A2A1A0的数据为（ ）
A.0001
B.110
C.11
D.:1001
下图电路中，两片74LS160构成了（ ）
A.八十三进制计数器
B.八十二进制计数器
C.八十六进制计数器
D.十四进制计数器
下列说法正确的是（ ）
A.卡诺图中的每一个小方块都代表着一个最小项
B.卡诺图中最小项的排列方式是按最小项从小到大数字编号顺序排列
C.卡诺图中最小项的排列方式是按最小项从大到小数字编号顺序排列
D.卡诺图中最小项的排列方式是随机排列