注意：此页面搜索的是所有试题
西安交通大学---数字逻辑电路
同步时序电路和异步时序电路的最主要区别是，前者的所有触发器受同一时钟脉冲控制，后者的各触发器受不同的时钟脉冲控制。（ ）
同步时序电路由组合电路和存储器两部分组成。（ ）
同一逻辑功能的触发器，其电路结构一定相同。（ ）
为了记忆电路的状态，时序电路必须包含存储电路，存储电路通常以触发器为基本单元电路组成。（ ）
异或函数与同或函数在逻辑上互为反函数。（ ）
用PLA实现逻辑函数时，首先将逻辑函数化简为最简与或式。（ ）
用PLD可以实现任何组合逻辑函数，PLD配合触发器可实现任何时序逻辑电路。（ ）
用数据选择器可实现时序逻辑电路。（ ）
与门、或门和非门都具有多个输入端和一个输出端。（ ）
在变量A、B取值相异时，其逻辑函数值为1，相同时为0，称为异或运算。 （ ）
在带符号数的代码表示中，符号位是用“0”或“1”表示的。（ ）
在基数乘除法中，整数部分的转换采用“除基取余”法，小数部分的转换采用“乘基取整”法。（ ）
在逻辑函数表达式中，如果一个乘积项包含的输入变量最少，那么该乘积项叫做最小项。（ ）
在全部输入是“0”的情况下，函数 运算的结果是逻辑“0”。（ ）
在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号（ ）
同步时序电路由组合电路和存储器两部分组成。（ ）
同一逻辑功能的触发器，其电路结构一定相同。（ ）
为了记忆电路的状态，时序电路必须包含存储电路，存储电路通常以触发器为基本单元电路组成。（ ）
异或函数与同或函数在逻辑上互为反函数。（ ）
用PLA实现逻辑函数时，首先将逻辑函数化简为最简与或式。（ ）
用PLD可以实现任何组合逻辑函数，PLD配合触发器可实现任何时序逻辑电路。（ ）
用数据选择器可实现时序逻辑电路。（ ）
与门、或门和非门都具有多个输入端和一个输出端。（ ）
在变量A、B取值相异时，其逻辑函数值为1，相同时为0，称为异或运算。 （ ）
在带符号数的代码表示中，符号位是用“0”或“1”表示的。（ ）
在基数乘除法中，整数部分的转换采用“除基取余”法，小数部分的转换采用“乘基取整”法。（ ）
在逻辑函数表达式中，如果一个乘积项包含的输入变量最少，那么该乘积项叫做最小项。（ ）
在全部输入是“0”的情况下，函数 运算的结果是逻辑“0”。（ ）
在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号（ ）