注意：此页面搜索的是所有试题
郑州工业应用技术学院数字逻辑电路
由集电极开路门构成的逻辑电路如图所示，则它所完成的逻辑功能是 F＝
A.A⊕B
B.BAA
C.ABBA
D.ABBA
74LS138是3线-8线译码器，译码输出为低电平有效，若 输入A2A1A0=100时，输出
A.00010000，
B.1110111
C.1111011
D.111
引起组合逻辑电路中竟争与冒险的原因是
A.逻辑关系错；
B.干扰信号
C.电路延时；
D.电源不稳定
时序逻辑电路中一定包含
A.触发器
B.组合逻辑电路
C.移位寄存器
D.译码器
如果一个半导体储存器中有m位地址线，则应有（ ）个储存单元，若输出位数为n位，则其存储容量为（ ）位
A.m、m×n
B.2m、2n
C.2m、2n
D.2m、 2m×n
下列哪种电路没有稳态
A.多谐振荡器
B.单稳态触发器
C.基本RS触发器
D.RS触发器
施密特触发器常用于对脉冲波形的
A.延时和定时
B.计数与寄存
C.整形与变换
D.A BAB UCC F
某计数器由四个触发器组成，触发器时钟脉冲CP及输出端3Q、2Q、1Q、0Q的波形 如图所示，高位到低位依次是3Q到0Q，则该计数器是（ ）计数器。
A.十二进制加法
B.十二进制减法
C.十进制加法
D.十一进制加法
在何种情况下，“或非”运算的结果是逻辑“0”。
A.全部输入为“0”
B.全部输入为“1”
C.任一输入为“0”，其他输入为“1”
D.任一输入为“1”
在下列逻辑电路中，不是组合逻辑电路的是
A.译码器
B.编码器
C.全加器
D.寄存器
逻辑数F=AB+BC，当变量的取值为（ ）时，将出现冒险现象。
A.B=C=1
B.B=C=0
C.A=1，C=
D.C=
时序逻辑电路中一定是含
A.触发器
B.组合逻辑电路
C.移位寄存器
D.译码器
Y0Y 输出线的状态是
A.0
B.10
C.101
D.111
下列触发器中没有约束条件的是
A.基本ＲＳ触发器
B.主从ＲＳ触发器
C.钟控ＲＳ触发器
D.边沿Ｄ触发器
在CP作用下，欲使T触发器具有Qn+1 =__n Q的功能，其T端应接
A.1
B.0
C.n Q
D.__ n Q
A.A⊕B
B.BAA
C.ABBA
D.ABBA
74LS138是3线-8线译码器，译码输出为低电平有效，若 输入A2A1A0=100时，输出
A.00010000，
B.1110111
C.1111011
D.111
引起组合逻辑电路中竟争与冒险的原因是
A.逻辑关系错；
B.干扰信号
C.电路延时；
D.电源不稳定
时序逻辑电路中一定包含
A.触发器
B.组合逻辑电路
C.移位寄存器
D.译码器
如果一个半导体储存器中有m位地址线，则应有（ ）个储存单元，若输出位数为n位，则其存储容量为（ ）位
A.m、m×n
B.2m、2n
C.2m、2n
D.2m、 2m×n
下列哪种电路没有稳态
A.多谐振荡器
B.单稳态触发器
C.基本RS触发器
D.RS触发器
施密特触发器常用于对脉冲波形的
A.延时和定时
B.计数与寄存
C.整形与变换
D.A BAB UCC F
某计数器由四个触发器组成，触发器时钟脉冲CP及输出端3Q、2Q、1Q、0Q的波形 如图所示，高位到低位依次是3Q到0Q，则该计数器是（ ）计数器。
A.十二进制加法
B.十二进制减法
C.十进制加法
D.十一进制加法
在何种情况下，“或非”运算的结果是逻辑“0”。
A.全部输入为“0”
B.全部输入为“1”
C.任一输入为“0”，其他输入为“1”
D.任一输入为“1”
在下列逻辑电路中，不是组合逻辑电路的是
A.译码器
B.编码器
C.全加器
D.寄存器
逻辑数F=AB+BC，当变量的取值为（ ）时，将出现冒险现象。
A.B=C=1
B.B=C=0
C.A=1，C=
D.C=
时序逻辑电路中一定是含
A.触发器
B.组合逻辑电路
C.移位寄存器
D.译码器
Y0Y 输出线的状态是
A.0
B.10
C.101
D.111
下列触发器中没有约束条件的是
A.基本ＲＳ触发器
B.主从ＲＳ触发器
C.钟控ＲＳ触发器
D.边沿Ｄ触发器
在CP作用下，欲使T触发器具有Qn+1 =__n Q的功能，其T端应接
A.1
B.0
C.n Q
D.__ n Q