注意：此页面搜索的是所有试题
郑州工业应用技术学院数字逻辑电路
逻辑电路的分析任务是（ ）
A.给定功能，通过一定的步骤设计出电路
B.研究电路的可靠性
C.研究电路如何提高速度
D.给定电路，通过一定的步骤说明电路的功能
组合逻辑电路不含有（ ）
A.记忆能力的器件
B.门电路和触发器
C.门电路
D.运算器
常用的一种3-8线译码器是（ ）
A.74148
B.74138
C.7448
D.74151
74138是（ ）
A.时序逻辑器件
B.组合逻辑器件
C.定时器件
D.整形器件
共阳型七段数码管各段点亮需要( )
A.高电平
B.接电源
C.低电平
D.接公共端
由门电路组成的全加器是 ( )
A.时序逻辑器件
B.组合逻辑器件
C.脉冲逻辑器件
D.以上答案都不正确
TTL门电路的工作电源一般是（ ）
A.25 v
B.+5V
C.3V—18V
D.8V
输入100Hz脉冲信号，要获得10HZ的输出脉冲信号需要用多少进制计数器实现（ ）
A.100进制
B.10进制
C.50进制
D.5进制
时序逻辑电路设计的任务是（ ）
A.给定功能，通过一定的步骤设计出时序电路
B.研究电路的可靠性
C.研究电路如何提高速度
D.给定电路，通过一定的步骤说明电路的功能
计数器是（ ）
A.时序逻辑器件
B.组合逻辑器件
C.定时器件
D.整形器件
以下何种电路具有记忆能力（ ）
A.门电路
B.组合逻辑电路
C.时序逻辑电路
D.多谐振荡电路
时序逻辑电路一般可以分两类，即（ ）
A.组合逻辑电路和时序逻辑电路
B.门电路和触发
C.同步型和异步型
D.模拟电路和数字电路
时序逻辑电路通常由门电路和（ ）组成
A.存储电路
B.寄存器
C.译码器
D.译码
利用定时器555可以设计实现（ ）
A.全加器
B.多谐振荡器
C.寄存器
D.译码器
15,14,10,9,8,4,3,2(),,,(1DCBAF,DACCBADCBAABCCBAFFFFFF2,它 们的逻辑关系是
A.21FF
B.1FFF
C.21
D.1F和2F互为对偶式
A.给定功能，通过一定的步骤设计出电路
B.研究电路的可靠性
C.研究电路如何提高速度
D.给定电路，通过一定的步骤说明电路的功能
组合逻辑电路不含有（ ）
A.记忆能力的器件
B.门电路和触发器
C.门电路
D.运算器
常用的一种3-8线译码器是（ ）
A.74148
B.74138
C.7448
D.74151
74138是（ ）
A.时序逻辑器件
B.组合逻辑器件
C.定时器件
D.整形器件
共阳型七段数码管各段点亮需要( )
A.高电平
B.接电源
C.低电平
D.接公共端
由门电路组成的全加器是 ( )
A.时序逻辑器件
B.组合逻辑器件
C.脉冲逻辑器件
D.以上答案都不正确
TTL门电路的工作电源一般是（ ）
A.25 v
B.+5V
C.3V—18V
D.8V
输入100Hz脉冲信号，要获得10HZ的输出脉冲信号需要用多少进制计数器实现（ ）
A.100进制
B.10进制
C.50进制
D.5进制
时序逻辑电路设计的任务是（ ）
A.给定功能，通过一定的步骤设计出时序电路
B.研究电路的可靠性
C.研究电路如何提高速度
D.给定电路，通过一定的步骤说明电路的功能
计数器是（ ）
A.时序逻辑器件
B.组合逻辑器件
C.定时器件
D.整形器件
以下何种电路具有记忆能力（ ）
A.门电路
B.组合逻辑电路
C.时序逻辑电路
D.多谐振荡电路
时序逻辑电路一般可以分两类，即（ ）
A.组合逻辑电路和时序逻辑电路
B.门电路和触发
C.同步型和异步型
D.模拟电路和数字电路
时序逻辑电路通常由门电路和（ ）组成
A.存储电路
B.寄存器
C.译码器
D.译码
利用定时器555可以设计实现（ ）
A.全加器
B.多谐振荡器
C.寄存器
D.译码器
15,14,10,9,8,4,3,2(),,,(1DCBAF,DACCBADCBAABCCBAFFFFFF2,它 们的逻辑关系是
A.21FF
B.1FFF
C.21
D.1F和2F互为对偶式