注意：此页面搜索的是所有试题
题目内容
（DSP原理及应用）
在VHDL语言中，下列对时钟边沿检测描述中，错误的是
选项
A:If clk.event and clk=‘1’then
B:If falling_edge(clk) then
C:If clk’event and clk=‘0’then
D:If clk’stable and not clk=‘1’then
选项
A:If clk.event and clk=‘1’then
B:If falling_edge(clk) then
C:If clk’event and clk=‘0’then
D:If clk’stable and not clk=‘1’then
参考答案