注意：此页面搜索的是所有试题
题目内容
（河南理工大学FPGA 原理与应用）
[论述题,10分] 下面程序是一个 3-8 译码器的 VerilogHDL 描述，试补充完整。 空（ 1） decoder_38(out,in) output[7 ：0] out; input[2 ：0] in; reg[7：0] out 空（ 2）@(in) begin 空（ 3）(in) 3′d0：out=8 ′b11111110; 3′d1：out=8 ′b11111101； 3′d2：out=8 ′b11111011; 3′d3：out=8 ′b11110111; 3′d4：out=8 ′b11101111; 3′d5：out=8 ′b11011111; 3′d6：out=8 ′b10111111; 3′d7：out=8 ′b01111111; endcase 空（ 4） 空（ 5）
参考答案