注意：此页面搜索的是所有试题
题目内容
（河南理工大学FPGA 原理与应用）
[论述题,10分] 下面程序描述一个时钟上升沿触发、同步复位的 D 触发器，试补充完整。 空（ 1） dflop(d ，reset，clk，q); input d ，clk; input reset; 空（ 2） q; reg q； 空（ 3） (posedge clk) if(reset) q <= 0; else q <=空（ 4）; 空（ 5）
参考答案