注意:此页面搜索的是所有试题
VHDL语言中信号定义的位置是()。
A.实体中中任何位置
B.实体中特定位置
C.结构体中任何位置
D.结构体中特定位置

参考答案