注意:此页面搜索的是所有试题
武汉科技大学会计学
试用 verilog 语言,利用内置基本门级元件,采用结构描述方式生成如图所示的电路
2.在进程中什么情况下综合为时序电路?什么情况下综合为组合电路?
1.怎样理解在进程语句中,阻塞语句没有延迟这句话?
5.两个进程之间是 。而在 Always 中的语句则是 。
4.已知 x=4’b1001,y=4’0110,则 x 的 4 位补码为 ,而 y 的 4 位的补码 为 .
3.在 语句中至少要有一条 语句.
2.用 我们一般称之为 ,并且它们是属于 ,即于语 句的书写次序无关。而用 我们一般称之为 ,并且它们是属 于 ,即于语句的书写有关。
1.Verilog 的基本设计单元是 。它是由两部分组成,一部分 ;另一部 分 ,即定义输入是如何影响输出的。
10、在 Verilog 中定义了宏名`define sum a+b+c 下面宏名引用正确的是( ) A、out=’sum+d; B、out=sum+d C、out=`sum+d; D、都正确
9、aways begin #5 clk=0;#10 clk=~clk;end 产生的波形( ) A、占空比 1/3 B、clk=1 C、clk=0 D、周期为 10
8、若 a=9,执行$display(“current value=%0b,a=%0d”,a,a)正确显示为( ) A、current value=1001,a=09 B、current vale=1001,a=9 C、1001,9 D、current vale=00„001001,a=9
7、时间尺度定义为 timescale 10ns/100ps,选择正确答案( ) A、时间精度 10ns B、时间单位 100ps C、时间精度 100ps D、时间精度不确定
6、“a=4’b11001,b=4’ bx110”选出正确的运算结果( ) A、a&b=0 B、a&&b=1 C、b&a=x D、b&&a=x
5、在 code 模块中参数定义如下,请问 top 模块中 d1 模块 delay1、delay2 的值是( )module code(x,y);module top;paramee delay1=1,delay2=1;code#(1,5)d1(x1,y1);endmodule endmodule A、(1,1) B、(5,5) C、(5,1) D、(1,5)
4、reg[7:0] mema[255:0]正确的赋值是( ) A、mema[5]=3’d0, B、8’d0 C、1’b1; D、mema[5][3:0]=4’d1