注意：此页面搜索的是所有试题
河南科技大学计算机接口技术
[单选题,1分]
一片中断控制器8259A能管理 级硬件中断。
A.10
B.8
C.64
D.2
[单选题,1分] INTEL 8251A在串行异步通信时，是用外部时钟来和接收的数据进行同步的，设通信 的波特率为1200bps，外部时钟是通信波特率的16倍，则外部时钟速率为 。 A.48K B.96K C.19.2K D.384K
[单选题,1分] 当INTEL 8253可编程计时器/计数器的RW1、RW0定为11时，写入计数值时的顺序为 。 A.先写高8位，再写低8位 B.16位同时写入 C.先写低8位，再写高8位 D.只写高8位，低8位自动写入
[单选题,1分] 用1024×1位RAM芯片设计一个128KB的存储器系统，问需要有 片芯片组成。 A.1024 B.2048 C.128 D.256
[单选题,1分] 当进行DMA操作时，CPU必须让出 给DMAC。 A.总线 B.地址总线 C.数据总线 D.控制总线
[单选题,1分] 在8255中，能工作在方式2下的是 。 A.端口A B.端口B C.端口C D.控制端口
[单选题,1分] 当采用二进制计数方式时，8253的最大计数值是 。 A.65536 B.9999 C.65535 D.10000
[单选题,1分] 中断类型号为21H的中断向量存放在内存地址 开始的四个物理存储单元中。 A.21H B.42H C.84H D.128H
[单选题,1分] 若AX=1024H，BL=03H，则语句“MUL BL”执行后AX的值为 。 A.3072H B.0072H C.006CH D.306CH
[多选题,2分] 8086的一个总线周期，可以传送的字节数为( ) A.1个 B.2个 C.3个 D.4个 E.8个
[多选题,2分] 可编程定时器/计数器8253可采用硬件触发启动的工作方式是（ ） A.方式0 B.方式1 C.方式2 D.方式3
[多选题,2分] 8086处理器是l6位处理器，它可处理（ ）。 A.8位数据 B.16位数据 C.32位数据 D.64位数据 E.128位数据
[多选题,2分] SRAM的特点有（ ） A.可读，写 B.只读 C.由双稳态触发器存储信息 D.易失性 E.需刷新
[多选题,2分] 8086处理器响应可屏蔽中断请求INTR的条件包括（ ） A.中断接口中的中断请求触发器置1 B.中断接口中的中断允许触发器置1 C.处理器开中断 D.处理器完成当前的指令周期 E.处理器完成当前的总线周期
[多选题,2分] 处理器对8255A并行接口进行初始化时，8255A的引脚信号中为低电平的是（ ） A.CS B.WR C.RD D.A1 E.A0
[单选题,1分] INTEL 8251A在串行异步通信时，是用外部时钟来和接收的数据进行同步的，设通信 的波特率为1200bps，外部时钟是通信波特率的16倍，则外部时钟速率为 。 A.48K B.96K C.19.2K D.384K
[单选题,1分] 当INTEL 8253可编程计时器/计数器的RW1、RW0定为11时，写入计数值时的顺序为 。 A.先写高8位，再写低8位 B.16位同时写入 C.先写低8位，再写高8位 D.只写高8位，低8位自动写入
[单选题,1分] 用1024×1位RAM芯片设计一个128KB的存储器系统，问需要有 片芯片组成。 A.1024 B.2048 C.128 D.256
[单选题,1分] 当进行DMA操作时，CPU必须让出 给DMAC。 A.总线 B.地址总线 C.数据总线 D.控制总线
[单选题,1分] 在8255中，能工作在方式2下的是 。 A.端口A B.端口B C.端口C D.控制端口
[单选题,1分] 当采用二进制计数方式时，8253的最大计数值是 。 A.65536 B.9999 C.65535 D.10000
[单选题,1分] 中断类型号为21H的中断向量存放在内存地址 开始的四个物理存储单元中。 A.21H B.42H C.84H D.128H
[单选题,1分] 若AX=1024H，BL=03H，则语句“MUL BL”执行后AX的值为 。 A.3072H B.0072H C.006CH D.306CH
[多选题,2分] 8086的一个总线周期，可以传送的字节数为( ) A.1个 B.2个 C.3个 D.4个 E.8个
[多选题,2分] 可编程定时器/计数器8253可采用硬件触发启动的工作方式是（ ） A.方式0 B.方式1 C.方式2 D.方式3
[多选题,2分] 8086处理器是l6位处理器，它可处理（ ）。 A.8位数据 B.16位数据 C.32位数据 D.64位数据 E.128位数据
[多选题,2分] SRAM的特点有（ ） A.可读，写 B.只读 C.由双稳态触发器存储信息 D.易失性 E.需刷新
[多选题,2分] 8086处理器响应可屏蔽中断请求INTR的条件包括（ ） A.中断接口中的中断请求触发器置1 B.中断接口中的中断允许触发器置1 C.处理器开中断 D.处理器完成当前的指令周期 E.处理器完成当前的总线周期
[多选题,2分] 处理器对8255A并行接口进行初始化时，8255A的引脚信号中为低电平的是（ ） A.CS B.WR C.RD D.A1 E.A0