注意：此页面搜索的是所有试题
河南理工大学-数字电子技术
已知A=（10．44）10（下标表示进制），下列结果正确的是（）
A.A=（1010．1）2
B.A=（0A．8）16
C.A=（12．4）8
D.A=（20．21）5
下列说法不正确的是（） A.当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑 B.三态门输出端有可能出现三种状态（高阻态、高电平、低电平） C.OC门输出端直接连接可以实现正逻辑的线与运算 D.集电极开路的门称为OC门
以下错误的是（） A.数字比较器可以比较数字大小 B.半加器可实现两个一位二进制数相加 C.编码器可分为普通全加器和优先编码器 D.上面描述至少有一个不正确
电路如下图（图中为下降沿Jk触发器），触发器当前状态Q3Q2Q1为“011”，请问时钟作用下，触发器下一状态不为（） A.“110” B.“100” C.“010” D.“000”
指出下列电路中能够把串行数据变成并行数据的电路应该不是（） A.JK触发器 B.3/8线译码器 C.移位寄存器 D.十进制计数器
N个触发器可以构成最大计数长度（进制数）为()的计数器 A.N B.2N C.N2 D.2N
某计数器的状态转换图如下，其计数的容量为() A.8 B.5 C.4 D.3
已知某触发的特性表如下（A、B为触发器的输入）其输出信号的逻辑表达式为()。 A.Qn+1＝A B.nn1nQAQAQQQ C.nn1nQBQAQQQ D.Qn+1＝B
有一个4位的D/A转换器，设它的满刻度输出电压为10V，当输入数字量为1101时，输出电压为（）。 A.8.125V B.4V C.6.25V D.9.375V
函数F=AB+BC，使F=1的输入ABC组合为() A.ABC=000 B.ABC=010 C.ABC=101 D.ABC=110
半加器和的输出端与输入端的逻辑关系不是（） A.与非 B.或非 C.与或非 D.异或
TTL集成电路74LS138是３/８线译码器，译码器为输出低电平有效，若输入为A2A1A0=101时，输出： 不是（） A.100000 B.11011111 C.11110111 D.100
不属于组合逻辑电路的部件是（） A.编码器 B.寄存器 C.触发器 D.计数器
只能按地址读出信息，而能写入信息的存储器为（） A.RAM B.ROM C.PROM D.EPROM
8线—3线优先编码器的输入为I0—I7，当优先级别最高的I7有效时，其输出012YYYYY的值是（） A.111 B.10 C.0 D.101
下列说法不正确的是（） A.当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑 B.三态门输出端有可能出现三种状态（高阻态、高电平、低电平） C.OC门输出端直接连接可以实现正逻辑的线与运算 D.集电极开路的门称为OC门
以下错误的是（） A.数字比较器可以比较数字大小 B.半加器可实现两个一位二进制数相加 C.编码器可分为普通全加器和优先编码器 D.上面描述至少有一个不正确
电路如下图（图中为下降沿Jk触发器），触发器当前状态Q3Q2Q1为“011”，请问时钟作用下，触发器下一状态不为（） A.“110” B.“100” C.“010” D.“000”
指出下列电路中能够把串行数据变成并行数据的电路应该不是（） A.JK触发器 B.3/8线译码器 C.移位寄存器 D.十进制计数器
N个触发器可以构成最大计数长度（进制数）为()的计数器 A.N B.2N C.N2 D.2N
某计数器的状态转换图如下，其计数的容量为() A.8 B.5 C.4 D.3
已知某触发的特性表如下（A、B为触发器的输入）其输出信号的逻辑表达式为()。 A.Qn+1＝A B.nn1nQAQAQQQ C.nn1nQBQAQQQ D.Qn+1＝B
有一个4位的D/A转换器，设它的满刻度输出电压为10V，当输入数字量为1101时，输出电压为（）。 A.8.125V B.4V C.6.25V D.9.375V
函数F=AB+BC，使F=1的输入ABC组合为() A.ABC=000 B.ABC=010 C.ABC=101 D.ABC=110
半加器和的输出端与输入端的逻辑关系不是（） A.与非 B.或非 C.与或非 D.异或
TTL集成电路74LS138是３/８线译码器，译码器为输出低电平有效，若输入为A2A1A0=101时，输出： 不是（） A.100000 B.11011111 C.11110111 D.100
不属于组合逻辑电路的部件是（） A.编码器 B.寄存器 C.触发器 D.计数器
只能按地址读出信息，而能写入信息的存储器为（） A.RAM B.ROM C.PROM D.EPROM
8线—3线优先编码器的输入为I0—I7，当优先级别最高的I7有效时，其输出012YYYYY的值是（） A.111 B.10 C.0 D.101