注意：此页面搜索的是所有试题
河南理工大学FPGA 原理与应用
[填空题,4分] FPGA的核心部分是（），由内部逻辑块矩阵和周围I/O接口模块组成。
[填空题,4分] 把基于电可擦除存储单元的EEPROM或Flash技术的CPLD的在系统下载称为（），这个过程就是把编程数据写入E2CMOS单元阵列的过程。
根据配置数据线数，器件配置可分为并行配置和串行配置两类。串行配置以（）为单位将配置数据载人可编程器件：而并行配置一般以（）为单位向可编程器件载入配置数据。
[填空题,4分] FPGA的配置模式有从动串行模式、从动并行模式、主动串行模式、主动并行模式、以及（）模式。
[填空题,4分] 可编程逻辑器件的配置方式分为（）和（）两类。
[填空题,4分] VerilogHDL是在（）年正式推出的。
[填空题,4分] 在verilogHDL的always块本身是（）语句。
[填空题,4分] VerilogHDL中的always语句中的语句是（）语句。
[填空题,4分] VerilogHDL提供了标准的系统任务，用于常用的操作。如显示、文件输入/输出等，系统函数前都有一个标志符（）加以确认。
[填空题,4分] VerilogHDL很好地支持了“自顶向下”的设计理念，即，复杂任务分解成的小模块完成后，可以通过（）的方式，将系统组装起来。
[简答题,3.4分] 简述EDA技术的发展历程？
[简答题,3.4分] 什么是EDA技术？3．在EDA技术中，什么是自顶向下的设计方法？
[简答题,3.4分] 自顶向下的设计方法有什么重要意义？
[简答题,3.4分] 简要说明目前现代数字系统的发展趋势是什么？
[简答题,3.4分] 简述现代数字系统设计流程。
[填空题,4分] 把基于电可擦除存储单元的EEPROM或Flash技术的CPLD的在系统下载称为（），这个过程就是把编程数据写入E2CMOS单元阵列的过程。
根据配置数据线数，器件配置可分为并行配置和串行配置两类。串行配置以（）为单位将配置数据载人可编程器件：而并行配置一般以（）为单位向可编程器件载入配置数据。
[填空题,4分] FPGA的配置模式有从动串行模式、从动并行模式、主动串行模式、主动并行模式、以及（）模式。
[填空题,4分] 可编程逻辑器件的配置方式分为（）和（）两类。
[填空题,4分] VerilogHDL是在（）年正式推出的。
[填空题,4分] 在verilogHDL的always块本身是（）语句。
[填空题,4分] VerilogHDL中的always语句中的语句是（）语句。
[填空题,4分] VerilogHDL提供了标准的系统任务，用于常用的操作。如显示、文件输入/输出等，系统函数前都有一个标志符（）加以确认。
[填空题,4分] VerilogHDL很好地支持了“自顶向下”的设计理念，即，复杂任务分解成的小模块完成后，可以通过（）的方式，将系统组装起来。
[简答题,3.4分] 简述EDA技术的发展历程？
[简答题,3.4分] 什么是EDA技术？3．在EDA技术中，什么是自顶向下的设计方法？
[简答题,3.4分] 自顶向下的设计方法有什么重要意义？
[简答题,3.4分] 简要说明目前现代数字系统的发展趋势是什么？
[简答题,3.4分] 简述现代数字系统设计流程。