注意：此页面搜索的是所有试题
新疆工程学院数字电子技术
有一个4位的D/A转换器，设它的满刻度输出电压为10V，当输入数字量为1101时，输出电压为
(A) 8.125V
(B) 4V
(C) 6.25V
(D) 9.375V
随机存取存储器具有( )功能
(A) 读/写
(B) 无读/写
(C) 只读
(D) 只写
有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是
(A) 1011--0110--1100--1000--0000
(B) 1011--0101--0010--0001--0000
(C) 1011--1100--1101--1110--1111
(D) 1011--1010--1001--1000--0111
指出下列电路中能够把串行数据变成并行数据的电路应该是
(A) JK触发器
(B) 3/8线译码器
(C) 移位寄存器
(D) 十进制计数器
要将一异或非门当作反相器(非门)使用，则输入端A、B端的连接方式
(A) A或B中有一个接“1”
(B) A或B中有一个接“0”
(C) A和B并联使用
(D) 不能实现
一个八位D/A转换器的最小电压增量为0.01V,当输入代码为10010001时，输出电压为（ ）V
(A) 1.28
(B) 1.54
(C) 1.45
(D) 1.56
TTL 集成电路 74LS138 是３ / ８线译码器，译码器为输出低电平有效，若输入为 A 2 A 1A 0 =101 时，输出
(A) 00100000
(B) 11011111
(C) 11110111
(D) 00000100
用256*4位的RAM扩展成2048*12位RAM，每条I/O总线上并连了几条数据线
(A) 24
(B) 12
(C) 8
(D) 4
四个触发器组成的环行计数器最多有( )个有效状态
(A) 4
(B) 6
(C) 8
(D) 16
函数F=AB+BC，使F=1的输入ABC组合为
(A) ABC=000
(B) ABC=010
(C) ABC=101
(D) ABC=110
时序电路输出状态的改变
(A) 仅与该时刻输入信号的状态有关
(B) 仅与时序电路的原状态有关
(C) 与a、b皆有关
(D) 与a、b皆无关
按触发信号触发方式的不同来分，触发器有
(A) SR、JK、D、T、T′ 五类
(B) TTL、CMOS两类
(C) 电平触发、脉冲触发、边沿触发三类
(D) 以上都不是
全加器是指（ ）的二进制加法器
(A) 两个同位的二进制数相加
(B) 两个二进制数相加
(C) 两个同位的二进制数及来自低位的进位三者相加
(D) 以上都不是
以下哪一条不是消除竟争冒险的措施( )
(A) 接入滤波电路
(B) 利用触发器
(C) 加入选通脉冲
(D) 修改逻辑设计
对CMOS与非门电路，其多余输入端正确的处理方法是
(A) 通过大电阻接地（>1.5KΩ）
(B) 悬空
(C) 通过小电阻接地（<1KΩ）
(D) 通过电阻接V CC
(A) 8.125V
(B) 4V
(C) 6.25V
(D) 9.375V
随机存取存储器具有( )功能
(A) 读/写
(B) 无读/写
(C) 只读
(D) 只写
有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是
(A) 1011--0110--1100--1000--0000
(B) 1011--0101--0010--0001--0000
(C) 1011--1100--1101--1110--1111
(D) 1011--1010--1001--1000--0111
指出下列电路中能够把串行数据变成并行数据的电路应该是
(A) JK触发器
(B) 3/8线译码器
(C) 移位寄存器
(D) 十进制计数器
要将一异或非门当作反相器(非门)使用，则输入端A、B端的连接方式
(A) A或B中有一个接“1”
(B) A或B中有一个接“0”
(C) A和B并联使用
(D) 不能实现
一个八位D/A转换器的最小电压增量为0.01V,当输入代码为10010001时，输出电压为（ ）V
(A) 1.28
(B) 1.54
(C) 1.45
(D) 1.56
TTL 集成电路 74LS138 是３ / ８线译码器，译码器为输出低电平有效，若输入为 A 2 A 1A 0 =101 时，输出
(A) 00100000
(B) 11011111
(C) 11110111
(D) 00000100
用256*4位的RAM扩展成2048*12位RAM，每条I/O总线上并连了几条数据线
(A) 24
(B) 12
(C) 8
(D) 4
四个触发器组成的环行计数器最多有( )个有效状态
(A) 4
(B) 6
(C) 8
(D) 16
函数F=AB+BC，使F=1的输入ABC组合为
(A) ABC=000
(B) ABC=010
(C) ABC=101
(D) ABC=110
时序电路输出状态的改变
(A) 仅与该时刻输入信号的状态有关
(B) 仅与时序电路的原状态有关
(C) 与a、b皆有关
(D) 与a、b皆无关
按触发信号触发方式的不同来分，触发器有
(A) SR、JK、D、T、T′ 五类
(B) TTL、CMOS两类
(C) 电平触发、脉冲触发、边沿触发三类
(D) 以上都不是
全加器是指（ ）的二进制加法器
(A) 两个同位的二进制数相加
(B) 两个二进制数相加
(C) 两个同位的二进制数及来自低位的进位三者相加
(D) 以上都不是
以下哪一条不是消除竟争冒险的措施( )
(A) 接入滤波电路
(B) 利用触发器
(C) 加入选通脉冲
(D) 修改逻辑设计
对CMOS与非门电路，其多余输入端正确的处理方法是
(A) 通过大电阻接地（>1.5KΩ）
(B) 悬空
(C) 通过小电阻接地（<1KΩ）
(D) 通过电阻接V CC