注意：此页面搜索的是所有试题
河南理工大学-数字电子技术
逻辑函数Y=AC+B’C+BD’+CD’+A(B+C’)+A’BCD’+AB’DE的最简与或式为（）
A.A+BD’+CD’
B.A+B’C+BD’
C.AC+B’C+BD’
D.A+B’C+BD’+CD’
构成一个五进制的计数器至少需要（）个触发器 A.5 B.4 C.3 D.2
在组合电路中，任意时刻的输出与（） A.该时刻的输入无关，与电路的原来状态有 B.该时刻的输入有关，与电路的原来状态有关 C.该时刻的输入无关，与电路的原来状态无关 D.该时刻的输入有关，与电路的原来状态无关
要使JK触发器的输出Q从1变成0，它的输入信号JK应为（） A.0 B.1 C.10 D.0
十六路数据选择器的地址输入（选择控制）端有（）个 A.16 B.2 C.4 D.8
下列说法正确的是（） A.集电极开路的门称为OC门 B.三态门输出端有可能出现三种状态（高阻态、高电平、低电平） C.OC门输出端直接连接可以实现正逻辑的线或运算 D.利用三态门电路可实现双向传输
以下正确的是（） A.数字比较器可以比较数字大小 B.实现两个一位二进制数相加的电路叫全加器 C.实现两个一位二进制数和来自低位的进位相加的电路叫全加器 D.编码器可分为普通全加器和优先编码器
下列描述正确的是（） A.触发器具有两种状态，当Q=1时触发器处于1态 B.时序电路必然存在状态循环 C.异步时序电路的响应速度要比同步时序电路的响应速度慢 D.边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象
以下式子中正确的是（） A.11A＝A B.A＋A=A C.ABA D.1＋A＝1
已知BABBAY下列结果中不正确的是（） A.Y＝A B.Y＝B C.Y＝A＋B D.YYY
有一个或非门构成的SR锁存器，欲使该锁存器保持原态即Q*=Q,则输入信号应为（） A.S＝R＝0 B.S＝R＝1 C.S＝1，R＝0 D.S＝0，R＝1
逻辑函数Y(A,B,C)=∑m(6,7)，约束条件：m0+m4+m5=0的最简与或式为（） A.A+B’C’ B.AB C.A D.B
欲使D触发器按Q*=Q.工作，应使输入D=（） A.0 B.1 C.Q D.Q.
三变量的全部最小项有（） A.3 B.6 C.8 D.9
8线—3线优先编码器74HC148输入端I1’、I5’同时有效时输出二进制数为（） A.101 B.100 C.1 D.10
构成一个五进制的计数器至少需要（）个触发器 A.5 B.4 C.3 D.2
在组合电路中，任意时刻的输出与（） A.该时刻的输入无关，与电路的原来状态有 B.该时刻的输入有关，与电路的原来状态有关 C.该时刻的输入无关，与电路的原来状态无关 D.该时刻的输入有关，与电路的原来状态无关
要使JK触发器的输出Q从1变成0，它的输入信号JK应为（） A.0 B.1 C.10 D.0
十六路数据选择器的地址输入（选择控制）端有（）个 A.16 B.2 C.4 D.8
下列说法正确的是（） A.集电极开路的门称为OC门 B.三态门输出端有可能出现三种状态（高阻态、高电平、低电平） C.OC门输出端直接连接可以实现正逻辑的线或运算 D.利用三态门电路可实现双向传输
以下正确的是（） A.数字比较器可以比较数字大小 B.实现两个一位二进制数相加的电路叫全加器 C.实现两个一位二进制数和来自低位的进位相加的电路叫全加器 D.编码器可分为普通全加器和优先编码器
下列描述正确的是（） A.触发器具有两种状态，当Q=1时触发器处于1态 B.时序电路必然存在状态循环 C.异步时序电路的响应速度要比同步时序电路的响应速度慢 D.边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象
以下式子中正确的是（） A.11A＝A B.A＋A=A C.ABA D.1＋A＝1
已知BABBAY下列结果中不正确的是（） A.Y＝A B.Y＝B C.Y＝A＋B D.YYY
有一个或非门构成的SR锁存器，欲使该锁存器保持原态即Q*=Q,则输入信号应为（） A.S＝R＝0 B.S＝R＝1 C.S＝1，R＝0 D.S＝0，R＝1
逻辑函数Y(A,B,C)=∑m(6,7)，约束条件：m0+m4+m5=0的最简与或式为（） A.A+B’C’ B.AB C.A D.B
欲使D触发器按Q*=Q.工作，应使输入D=（） A.0 B.1 C.Q D.Q.
三变量的全部最小项有（） A.3 B.6 C.8 D.9
8线—3线优先编码器74HC148输入端I1’、I5’同时有效时输出二进制数为（） A.101 B.100 C.1 D.10