注意:此页面搜索的是所有试题
河北建筑工程学院-数字电子技术
A、 置1 B、 置0 C、 保持
(单选题) 一个16选一的数据选择器,其地址输入(选择控制输入)端有( )个。(本题4.0分) A、 1 B、 2 C、 4 D、 16
单选题) 要构成容量为2K ×8的RAM,需要多少片容量为256×4的RAM?( )(本题4.0分) A、 2 B、 4 C、 8 D、 16
(单选题) 用卡诺图法化简函数F(ABCD)=∑m(0,2,3,4,6,11,12)+∑d(8,9,10,13,14,15)得最简与-或式________。(本题4.0
(单选题) 卡诺图如图1-1所示,电路描述的逻辑表达式F = A、 B、 异或 C、 或
(单选题) 某电路的输入波形 u I 和输出波形 uO 如图 8.1 所示,则该电路为 ex_1273875684686_0.jpg (本题4.0分) A、 施密特触发器 B、 多谐振荡器 C、 单稳态触发器 D、 JK触发器
八选一数据选择器74151组成的电路如图1-3所示,则输出函数为( ) ex_1258425763725_0.gif (本题4.0分) A、 ex_1258425788855_0.gif B、 ex_1258425795852_0.gif C、 ex_1258425803508_0.gif D、 ex_1258425810580_0.gif
在图 1-8 用 555 定时器组成的施密特触发电路中,它的回差电压等于( ) ex_1258424759463_0.gif (本题4.0分) A、 5V B、 2V C、 4V D、 3V
和 TTL 电路相比, CMOS 电路最突出的优点在于( )(本题4.0分) A、 可靠性高 B、 抗干扰能力强 C、 速度快 D、 功耗低
用 1K×4 位的 DRAM 设计 4K×8 位的存储器的系统需要的芯片数和地址线的根数是( ) (本题4.0分) A、 16片,10根 B、 8片,10根 C、 8片,12根 D、 16片,12根
函数,当变量的取值为( )时,将出现冒险现象。(本题4.0分) A、 B=C=1 B、 B=C=0 C、 A=1,C=0 D、 A=0,B=0
一个8选一数据选择器的数据输入端有( )个。(本题2.0分) A、 1 B、 2 C、 3 D、 8
只读存储器ROM在运行时具有( )功能。 (本题2.0分) A、 无读/无写 B、 无读/写 C、 读/写 D、 读/无写
若用JK触发器来实现特性方程为,则JK端的方程为( )。(本题4.0分) A、 J=AB,K= B、 J=AB,K= C、 J=,K=AB D、 J=,K=AB
单选题) 欲设计 0 , 1 , 2 , 3 , 4 , 5 , 6 , 7 这几个数的计数器,如果设计合理,采用同步二进 制计数器,最少应使用( ) 级触发器。(本题2.0分) A、 2 B、 3 C、 4 D、 8