注意：此页面搜索的是所有试题
河南理工大学FPGA 原理与应用
下列哪个FPGA/CPLD设计流程是正确的（）。
A.原理图/HDL文本输入->功能仿真->综合->适配->编程下载->硬件测试
B.原理图/HDL文本输入->适配->综合->功能仿真->编程下载->硬件测试
C.原理图/HDL文本输入->功能仿真->综合->编程下载->适配->硬件测试
D.原理图/HDL文本输入->适配->功能仿真->综合->编程下载->硬件测试
嵌套的使用if语句，其综合结果可实现（）。 A.带优先级且条件相与的逻辑电路 B.双向控制电路 C.三态控制电路 D.条件相异或的逻辑电路
嵌套的if语句，其综合结果可实现（）。 A.条件相与的逻辑 B.条件相或的逻辑 C.条件相异或的逻辑 D.三态控制电路
VerilogHDL中的always语句中的语句是（）语句。 A.串行 B.顺序 C.并行 D.顺序或并行
在VerilogHDL模块中，函数调用时返回一个用于（）的值。 A.表达式 B.输出 C.输入 D.程序包
在VerilogHDL模块中，task语句类似高级语言中的（）。 A.函数 B.常数 C.变量 D.子程序
操作符是VerilogHDL预定义的函数命名，操作符是由（）字符组成的。 A.1 B.2 C.3 D.1～3
任VerilogHDL的标识符使用字母的规则是（）。 A.大小写相同 B.大小写不同 C.只允许大写 D.只允许小写
不属于PLD基本结构部分的是（）。 A.与门阵列 B.输入缓存 C.与非门阵列 D.或门阵列
可编程逻辑器件PLD属于（）电路。 A.半用户定制 B.全用户定制 C.自动生成 D.非用户定制
下列运算符优先级最高的是（）。 A.！ B.+C：& C.{} D.都不对
在EDA工具中，能完成在目标系统器件上布局布线的软件称为（）。 A.仿真器 B.综合器 C.适配器 D.下载器
在EDA工具中，能将硬件描述语言转化为硬件电路的重要工具软件为（）。 A.仿真器 B.综合器 C.适配器 D.下载器
基于硬件描述语言的数字系统设计目前最常用的设计方法称为（）设计法。 A.自底向上 B.自顶向下 C.积木式 D.顶层
VerilogHDL是在（）年正式推出的。 A.1983 B.1985 C.1987 D.1989
嵌套的使用if语句，其综合结果可实现（）。 A.带优先级且条件相与的逻辑电路 B.双向控制电路 C.三态控制电路 D.条件相异或的逻辑电路
嵌套的if语句，其综合结果可实现（）。 A.条件相与的逻辑 B.条件相或的逻辑 C.条件相异或的逻辑 D.三态控制电路
VerilogHDL中的always语句中的语句是（）语句。 A.串行 B.顺序 C.并行 D.顺序或并行
在VerilogHDL模块中，函数调用时返回一个用于（）的值。 A.表达式 B.输出 C.输入 D.程序包
在VerilogHDL模块中，task语句类似高级语言中的（）。 A.函数 B.常数 C.变量 D.子程序
操作符是VerilogHDL预定义的函数命名，操作符是由（）字符组成的。 A.1 B.2 C.3 D.1～3
任VerilogHDL的标识符使用字母的规则是（）。 A.大小写相同 B.大小写不同 C.只允许大写 D.只允许小写
不属于PLD基本结构部分的是（）。 A.与门阵列 B.输入缓存 C.与非门阵列 D.或门阵列
可编程逻辑器件PLD属于（）电路。 A.半用户定制 B.全用户定制 C.自动生成 D.非用户定制
下列运算符优先级最高的是（）。 A.！ B.+C：& C.{} D.都不对
在EDA工具中，能完成在目标系统器件上布局布线的软件称为（）。 A.仿真器 B.综合器 C.适配器 D.下载器
在EDA工具中，能将硬件描述语言转化为硬件电路的重要工具软件为（）。 A.仿真器 B.综合器 C.适配器 D.下载器
基于硬件描述语言的数字系统设计目前最常用的设计方法称为（）设计法。 A.自底向上 B.自顶向下 C.积木式 D.顶层
VerilogHDL是在（）年正式推出的。 A.1983 B.1985 C.1987 D.1989