注意：此页面搜索的是所有试题
郑州工业应用技术学院数字逻辑电路
如果触发器的次态仅取决于CP（ ）时输入信号的状态，就可以克服空翻。
A.上升（下降）沿
B.高电平
C.低电平
D.无法确定
它们的逻辑关系是
A.21FFF
B.21FF
C.21
D.1F和2F互为对偶式
对于JK触发器，输入J＝0，K＝1，CLK脉冲作用后，触发器的次态应为（ ）。
A.0
B.1
C.Q.
D.不确定
JK触发器的特性为：J=1， K=1时，Q状态为翻转，即Q= Q’ 2 : 已知Y=A+AB′+A′B,下列结果中正确的是（）
A.Y=A
B.:Y=B
C.Y=A+B
D.:Y=A′+B′
利用公式A+AB′=A和A+A′B=A+B进行化简 3 : (1001111)2的等值十进制数是（ ）
A.97
B.:15.14
C.83
D.79
把二进制数转换为等值的十进制数，只需将二进制数按多项式展开，然后把所有各项的数值按十进制数相加。 4 : 图中为CMOS门电路，其输出为（ ）状态
A.高电平
B.:低电平
C.高阻态
D.不确定
四选一数据选择器的数据输出Y与数据输入Di和地址码Ai之间的逻辑表达式为Y=（）
A.A1′A0′D0+ A1′A0D1+ A1A0′D2+ A1A0D3
B.:A1′A0′D0
C.A1′A0D1
D.A1A0′D2
一个同步时序逻辑电路可用（ ）三组函数表达式描述
A.最小项之和、最大项之积和最简与或式
B.逻辑图、真值表和逻辑式
C.输出方程、驱动方程和状态方程
D.输出方程、特性方程和状态方程
(1010.111)2的等值八进制数是（ ）
A.10. 7
B.12. 7
C.12. 5
D.10. 5
把每三位二进制数分为一组，用等值的八进制数表示。 8 : 一位十六进制数可以用（ ）位二进制数来表示。
A.1
B.2
C.4
D.16
TTL同或门和CMOS同或门比较，它们的逻辑功能一样吗？
A.一样
B.不一样
C.:有时一样，有时不一样
D.:不确定
下列说法不正确的是（ ）
A.同步时序电路中，所有触发器状态的变化都是同时发生的
B.异步时序电路的响应速度与同步时序电路的响应速度完全相同
C.异步时序电路的响应速度比同步时序电路的响应速度慢
D.异步时序电路中，触发器状态的变化不是同时发生的
3线—8线译码器74HC138，当片选信号S1S2′S3′为（）时，芯片被选通
A.10
B.100
C.1
D.:101
触发器的状态转换图如下，则它是：（ ）
A.T触发器
B.:SR触发器
C.:JK触发器
D.D触发器
逻辑函数Y(A, B, C, D)=∑m(1,2,4,9,10,11,12)的最简与或式为（ ）
A.BC’D’+B’D+AB’C
B.:BC’D’+AB’D+ B’CD’
C.B’+C’D’
D.BC’D’+AB’D+B’C’D+B’CD’
A.上升（下降）沿
B.高电平
C.低电平
D.无法确定
它们的逻辑关系是
A.21FFF
B.21FF
C.21
D.1F和2F互为对偶式
对于JK触发器，输入J＝0，K＝1，CLK脉冲作用后，触发器的次态应为（ ）。
A.0
B.1
C.Q.
D.不确定
JK触发器的特性为：J=1， K=1时，Q状态为翻转，即Q= Q’ 2 : 已知Y=A+AB′+A′B,下列结果中正确的是（）
A.Y=A
B.:Y=B
C.Y=A+B
D.:Y=A′+B′
利用公式A+AB′=A和A+A′B=A+B进行化简 3 : (1001111)2的等值十进制数是（ ）
A.97
B.:15.14
C.83
D.79
把二进制数转换为等值的十进制数，只需将二进制数按多项式展开，然后把所有各项的数值按十进制数相加。 4 : 图中为CMOS门电路，其输出为（ ）状态
A.高电平
B.:低电平
C.高阻态
D.不确定
四选一数据选择器的数据输出Y与数据输入Di和地址码Ai之间的逻辑表达式为Y=（）
A.A1′A0′D0+ A1′A0D1+ A1A0′D2+ A1A0D3
B.:A1′A0′D0
C.A1′A0D1
D.A1A0′D2
一个同步时序逻辑电路可用（ ）三组函数表达式描述
A.最小项之和、最大项之积和最简与或式
B.逻辑图、真值表和逻辑式
C.输出方程、驱动方程和状态方程
D.输出方程、特性方程和状态方程
(1010.111)2的等值八进制数是（ ）
A.10. 7
B.12. 7
C.12. 5
D.10. 5
把每三位二进制数分为一组，用等值的八进制数表示。 8 : 一位十六进制数可以用（ ）位二进制数来表示。
A.1
B.2
C.4
D.16
TTL同或门和CMOS同或门比较，它们的逻辑功能一样吗？
A.一样
B.不一样
C.:有时一样，有时不一样
D.:不确定
下列说法不正确的是（ ）
A.同步时序电路中，所有触发器状态的变化都是同时发生的
B.异步时序电路的响应速度与同步时序电路的响应速度完全相同
C.异步时序电路的响应速度比同步时序电路的响应速度慢
D.异步时序电路中，触发器状态的变化不是同时发生的
3线—8线译码器74HC138，当片选信号S1S2′S3′为（）时，芯片被选通
A.10
B.100
C.1
D.:101
触发器的状态转换图如下，则它是：（ ）
A.T触发器
B.:SR触发器
C.:JK触发器
D.D触发器
逻辑函数Y(A, B, C, D)=∑m(1,2,4,9,10,11,12)的最简与或式为（ ）
A.BC’D’+B’D+AB’C
B.:BC’D’+AB’D+ B’CD’
C.B’+C’D’
D.BC’D’+AB’D+B’C’D+B’CD’