注意：此页面搜索的是所有试题
西安交通大学---数字逻辑电路
在下列逻辑电路中，不是组合逻辑电路的有（ ）
A. 寄存器 B. 编码器 C. 全加器 D. 译码器
在下列逻辑电路中，不是组合逻辑电路的有( )。 A.译码器 B.编码器 C.全加器 D.寄存器
在用跳跃的方法实现任意模数的计数器时，若Sa为起跳状态，则有（ ）。 A、强制位电平在Sa时有效 B、强制位电平在S0时有效 C、预置位电平在Sa时有效 D、预置位电平在Sa+1时有效
只能读出不能写入，但信息可永久保存的存储器是（ ） A、ROM B、RAM C、RPROM D、PROM
组合逻辑电路的输出取决于（ ） A、输入信号的现态 B、输出信号的现态 C、输出信号的次态 D、输入信号的现态和输出信号的现态
十进制整数转换为二进制数一般采用（ ） A、乘2取余法 B、乘2取整法 C、乘10取余法 D、乘10取整法
数字电路中的三极管工作在（ ）。 A、饱和区 B、截止区 C、饱和区或截止区 D、放大区
下列哪些信号不属于数字信号（ ） A、正弦波信号 B、时钟脉冲信号 C、音频信号 D、视频图像信号
在（ ）的情况下，函数 运算的结果是逻辑“1” A、全部输入是“0” B、任一输入是“0” C、任一输入是“1” D、全部输入是“1”
2421码是一种用二进制数表示十进制数的代码，且为有权码。（ ）
74LS163是集成4位二进制（十六进制）同步加法计数器。（ ）
8421码1001比0001大。（ ）
采用边沿触发器是为了防止空翻。（ ）
超前进位加法器比行波加法器要简单。（ ）
触发器有两个稳定状态，在外界输入信号的作用下，可以从一个稳定状态转变为另一个稳定状态。（ ）
在下列逻辑电路中，不是组合逻辑电路的有( )。 A.译码器 B.编码器 C.全加器 D.寄存器
在用跳跃的方法实现任意模数的计数器时，若Sa为起跳状态，则有（ ）。 A、强制位电平在Sa时有效 B、强制位电平在S0时有效 C、预置位电平在Sa时有效 D、预置位电平在Sa+1时有效
只能读出不能写入，但信息可永久保存的存储器是（ ） A、ROM B、RAM C、RPROM D、PROM
组合逻辑电路的输出取决于（ ） A、输入信号的现态 B、输出信号的现态 C、输出信号的次态 D、输入信号的现态和输出信号的现态
十进制整数转换为二进制数一般采用（ ） A、乘2取余法 B、乘2取整法 C、乘10取余法 D、乘10取整法
数字电路中的三极管工作在（ ）。 A、饱和区 B、截止区 C、饱和区或截止区 D、放大区
下列哪些信号不属于数字信号（ ） A、正弦波信号 B、时钟脉冲信号 C、音频信号 D、视频图像信号
在（ ）的情况下，函数 运算的结果是逻辑“1” A、全部输入是“0” B、任一输入是“0” C、任一输入是“1” D、全部输入是“1”
2421码是一种用二进制数表示十进制数的代码，且为有权码。（ ）
74LS163是集成4位二进制（十六进制）同步加法计数器。（ ）
8421码1001比0001大。（ ）
采用边沿触发器是为了防止空翻。（ ）
超前进位加法器比行波加法器要简单。（ ）
触发器有两个稳定状态，在外界输入信号的作用下，可以从一个稳定状态转变为另一个稳定状态。（ ）