注意:此页面搜索的是所有试题
河南工业职业技术学院EDA
关于1987标准的VHDL语言中,标识符描述正确的是
A.必须以英文字母开头
B.可以使用汉字开头
C.可以使用数字开头
D.任何字符都可以

关于1987标准的VHDL语言中,标识符描述正确的是
A.下划线可以连用
B.下划线不能连用
C.不能使用下划线
D.可以使用任何字符

在VHDL的端口声明语中,用( )声明端口为具有读功能的输出方向。
A.IN
B.OUT
C.INOUT
D.BUFFER

在VHDL中,45_234_287属于( )文字。
A.整数
B.以数制基数表示的
C.实数
D.物理量

在VHDL中,16#FE#属于( )文字
A.以以数制基数表示的
B.以以数制基数表示的
C.:实数
D.物理量

在VHDL标识符命名规则中,以( )开头的标识符是正确的
A.字母
B.数字
C.字母或数字
D.字母或数字

在列标识符中,( )是VHDL合法标识符。
A.4h_adde
B.:h_hadde
C.:h_adder
D.:h_adder

不符合1987VHDL标准的标识符是
A.ad12
B.a2b2
C.a1b1
D.0.5

符合1987VHDL标准的标识符是
A.A_2
B.A+2
C.2A
D.22

符合1987VHDL标准的标识符是
A.a_2_3
B.a_____2
C.2_2_a
D.2a

不符合1987VHDL标准的标识符是
A.a_1_in
B.a_in_2
C.2_a
D.asd_1

在VHDL中,( A )的数据传输不是立即发生的,目标信号的赋值是需要一定延时时间VHDL语言中变量定义的位置是
A.实体中任何位置
B.实体中特定位置
C.结构体中任何位置
D.结构体中特定位置

在VHDL中,( )的数据传输不是立即发生的,目标信号的赋值是需要一定延时时间
A.信号
B.常量
C.变量
D.数据

在VHDL的 IEEE标准库中,预定义的数据类型BIT有( )种逻辑值。
A.2
B.3
C.8
D.9

在VHDL 中,用语句( )表检测clock的上升沿
A.clock’EVENT
B.clock’EVENT AND clock=1
C.clock=‘1’
D.clock’EVENT AND clock=’0’