注意：此页面搜索的是所有试题
河南科技大学电子技术基础
下列说法正确的是(
A.加法器不可以设计成减法器
B.用加法器可以设计任何组合逻辑电路
C.用加法器不可以设计组合逻辑电路
D.用加法器可以设计组合逻辑电路，但逻辑函数必须能化成两个数相加的形式
下列等式正确的是( ) A.A+AB+B=A+BB B.AB+AB′=A+B C.A(AB)′=A+B′ D.A(A+B+C)′=B′C′
触发器异步输入端为低电平有效时，如果异步输入端RD’=1，SD’=0，则触发器直接置成( )状 A.0 B.1 C.0，1 D.不确定
在下列逻辑电路中，是组合逻辑电路的有() A.译码器 B.编码器 C.全加器 D.寄存器
下列说法正确的是（） A.时序电路与组合电路具有不同的特点，因此其分析方法和设计方法也不同 B.时序电路任意时刻的状态和输出均可表示为输入变量和电路原来状态的逻辑函数 C.用包含输出与输入逻辑关系的函数式不可以完整地描述时序电路的逻辑功能 D.用包含输出与输入逻辑关系的函数式可以完整地描述时序电路的逻辑功能能
逻辑函数Y＝（A’＋D）(AAC＋BBC’)’＋AABBD’’的Y’’是（） A.(AD’+(A’+C’)(B’+C))(A’+B’+D) B.(AD’+((A’+C’)(B’+C))’)(A’+B’+D) C.AD’+(A’+C’)(B’+C)(A’+B’+D)) D.AD’+((A’+C’)(B’+C))’(A’+B’+D))
逻辑函数Y(A,,B,,C,,D)=∑m(1,2,4,9,10,11,12)的最简与或式为（） A.BC’D’+B’D+AB’CC B.BC’D’+AB’D++B’CD’ C.B’+C’D’ D.BC’D’+AB’D+B’C’D+B’CD’
17的8位二进制原码是（） A.1111000111 B.11101111 C.011011111 D.000100011
下列说法不正确的是（） A.时序电路与组合电路具有不同的特点，因此其分析方法和设计方法也不同 B.时序电路任意时刻的状态和输出均可表示为输入变量和电路原来状态的逻辑函数 C.用包含输出与输入逻辑关系的函数式不可以完整地描述时序电路的逻辑功能 D.用包含输出与输入逻辑关系的函数式可以完整地描述时序电路的逻辑功能能
一个同步时序逻辑电路不可用( )三组函数表达式描 A.最小项之和、最大项之积和最简与或式 B.逻辑图、真值表和逻辑式 C.输出方程、驱动方程和状态方程 D.输出方程、特性方程和状态方程
下列说法正确的是( ) A.当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑 B.三态门输出端有可能出现三种状态（高阻态、高电平、低电平） C.OC门输出端直接连接可以实现正逻辑的线与运算 D.集电极开路的门称为OC门
下列说法不正确的是（） A.同步时序电路中，所有触发器状态的变化都是同时发生的 B.异步时序电路的响应速度与同步时序电路的响应速度完全相同同 C.异步时序电路的响应速度比同步时序电路的响应速度慢 D.异步时序电路中，触发器状态的变化不是同时发生的
一位十六进制数可以用( )位二进制数来表 A.1 B.2 C.4 D.16
已知A=（10．44）10（下标表示进制），下列结果不正确的是( ) A.A=（1010．1）22 B.A=（0A．8）166 C.A=（12．4）88 D.A=（20．21）5
有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程不是( ) A.1011--0110--1100--1000--0000 B.1011--0101--0010--0001--00000 C.1011--1100--1101--1110--11111 D.1011--1010--1001--1000--01111
下列等式正确的是( ) A.A+AB+B=A+BB B.AB+AB′=A+B C.A(AB)′=A+B′ D.A(A+B+C)′=B′C′
触发器异步输入端为低电平有效时，如果异步输入端RD’=1，SD’=0，则触发器直接置成( )状 A.0 B.1 C.0，1 D.不确定
在下列逻辑电路中，是组合逻辑电路的有() A.译码器 B.编码器 C.全加器 D.寄存器
下列说法正确的是（） A.时序电路与组合电路具有不同的特点，因此其分析方法和设计方法也不同 B.时序电路任意时刻的状态和输出均可表示为输入变量和电路原来状态的逻辑函数 C.用包含输出与输入逻辑关系的函数式不可以完整地描述时序电路的逻辑功能 D.用包含输出与输入逻辑关系的函数式可以完整地描述时序电路的逻辑功能能
逻辑函数Y＝（A’＋D）(AAC＋BBC’)’＋AABBD’’的Y’’是（） A.(AD’+(A’+C’)(B’+C))(A’+B’+D) B.(AD’+((A’+C’)(B’+C))’)(A’+B’+D) C.AD’+(A’+C’)(B’+C)(A’+B’+D)) D.AD’+((A’+C’)(B’+C))’(A’+B’+D))
逻辑函数Y(A,,B,,C,,D)=∑m(1,2,4,9,10,11,12)的最简与或式为（） A.BC’D’+B’D+AB’CC B.BC’D’+AB’D++B’CD’ C.B’+C’D’ D.BC’D’+AB’D+B’C’D+B’CD’
17的8位二进制原码是（） A.1111000111 B.11101111 C.011011111 D.000100011
下列说法不正确的是（） A.时序电路与组合电路具有不同的特点，因此其分析方法和设计方法也不同 B.时序电路任意时刻的状态和输出均可表示为输入变量和电路原来状态的逻辑函数 C.用包含输出与输入逻辑关系的函数式不可以完整地描述时序电路的逻辑功能 D.用包含输出与输入逻辑关系的函数式可以完整地描述时序电路的逻辑功能能
一个同步时序逻辑电路不可用( )三组函数表达式描 A.最小项之和、最大项之积和最简与或式 B.逻辑图、真值表和逻辑式 C.输出方程、驱动方程和状态方程 D.输出方程、特性方程和状态方程
下列说法正确的是( ) A.当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑 B.三态门输出端有可能出现三种状态（高阻态、高电平、低电平） C.OC门输出端直接连接可以实现正逻辑的线与运算 D.集电极开路的门称为OC门
下列说法不正确的是（） A.同步时序电路中，所有触发器状态的变化都是同时发生的 B.异步时序电路的响应速度与同步时序电路的响应速度完全相同同 C.异步时序电路的响应速度比同步时序电路的响应速度慢 D.异步时序电路中，触发器状态的变化不是同时发生的
一位十六进制数可以用( )位二进制数来表 A.1 B.2 C.4 D.16
已知A=（10．44）10（下标表示进制），下列结果不正确的是( ) A.A=（1010．1）22 B.A=（0A．8）166 C.A=（12．4）88 D.A=（20．21）5
有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程不是( ) A.1011--0110--1100--1000--0000 B.1011--0101--0010--0001--00000 C.1011--1100--1101--1110--11111 D.1011--1010--1001--1000--01111