注意：此页面搜索的是所有试题
兰州工业学院数字电子技术
边沿触发器只有时钟脉冲上升沿或下降沿时，它的输出状态才有可能改变。
上升沿触发的边沿D触发器在时钟脉冲CP上升沿到来前输入D=1，而在CP上升沿过后输入D变为0，请问，在这个CP上升沿后，下一个上升沿到来前，触发器状态为（ ）。 A、 0状态 B、 1状态 C、 状态不变 D、 状态不定
时钟脉冲的下升沿是指低电平变为高电平的动态过程。
时钟脉冲的上升沿是指低电平变为高电平的动态过程。
在数字系统中，时钟脉冲信号本质上就是一定频率的矩形波。
下列触发器中，没有约束条件的是（ ）。 A、 RS触发器 B、 同步RS触发器 C、 主从RS触发器 D、 主从JK触发器
使用与非门组成的基本RS锁存器电路中不存在反馈。
基本RS锁存器存在约束项。
基本RS锁存器可由与非门构成，也可由或非门构成。
描述锁存器逻辑功能的方法有（ ） A、 状态转换表 B、 特性方程 C、 状态转换图 D、 波形图
触发器的存储状态仅在时钟脉冲边沿（上升沿或下降沿）才有可能发生改变。
触发器是边沿触发的存储元件。
锁存器是电平敏感的存储元件。
一个触发器可记录一位二进制代码，它有（ ）个稳定状态。 A、 1 B、 2 C、 3 D、 4
若需比较111 0000 101和11 0000 101两个二进制数的大小，需要（ ）74x85级联才能完成比较。 A、 2 B、 3 C、 4 D、 5
上升沿触发的边沿D触发器在时钟脉冲CP上升沿到来前输入D=1，而在CP上升沿过后输入D变为0，请问，在这个CP上升沿后，下一个上升沿到来前，触发器状态为（ ）。 A、 0状态 B、 1状态 C、 状态不变 D、 状态不定
时钟脉冲的下升沿是指低电平变为高电平的动态过程。
时钟脉冲的上升沿是指低电平变为高电平的动态过程。
在数字系统中，时钟脉冲信号本质上就是一定频率的矩形波。
下列触发器中，没有约束条件的是（ ）。 A、 RS触发器 B、 同步RS触发器 C、 主从RS触发器 D、 主从JK触发器
使用与非门组成的基本RS锁存器电路中不存在反馈。
基本RS锁存器存在约束项。
基本RS锁存器可由与非门构成，也可由或非门构成。
描述锁存器逻辑功能的方法有（ ） A、 状态转换表 B、 特性方程 C、 状态转换图 D、 波形图
触发器的存储状态仅在时钟脉冲边沿（上升沿或下降沿）才有可能发生改变。
触发器是边沿触发的存储元件。
锁存器是电平敏感的存储元件。
一个触发器可记录一位二进制代码，它有（ ）个稳定状态。 A、 1 B、 2 C、 3 D、 4
若需比较111 0000 101和11 0000 101两个二进制数的大小，需要（ ）74x85级联才能完成比较。 A、 2 B、 3 C、 4 D、 5